【开发故事】剑指无电池IC卡，CPU和OS均自行研制（七）

    上接本站报道： 

    【开发故事】IC卡项目复活，押宝“香港”（六）

    【开发故事】非接触IC卡项目复活，押宝“香港”（五）

    【开发故事】“检票机”与“进出入”管理双向出击（四）

    【开发故事】“检票机”与“进出入”管理双向出击（三）

    【开发故事】非接触IC卡席卷日本，开发源于“快递”需求（二）

    【开发故事】席卷日本的非接触IC卡，开发源于“快递”需求（一）

　　“把FeliCa的性能从电池内置型改为非内置型”。

　　1994年4月，听到索尼FeliCa业务化项目主管伊贺章的这项决定，开发团队发出悲鸣也不无道理。因为从1992年年底以来的这1年多时间里，日下部进等10来位技术人员一直是以配备电池为前提开发非接触IC卡的。现在这个决定让他们的大半努力付诸流水。

　　“为什么现在才提出这样的指标”。这是开发团队难以抑制的不满。

    决定源于客户和对手

　　伊贺并非没有犹豫过。对于项目主管而言，放弃大部分成果也令他无比痛心。

　　但客户的要求却令伊贺不得不做出这样的决定。在当时，自动检票系统提供商的有力候选——澳大利亚ERG Transit Systems和自动检票系统运营主体——香港联俊达（Creative Star）都对电池内置的做法面露难色。

　　联俊达的技术负责人——Brian Chambers在赴日访问索尼时曾经问过伊贺：“内置电池会不会让卡片成为有害的垃圾？”Chambers的老友、JR东日本的三木彬生也赞成电池非内置。JR东日本如果在未来启用自动检票机和非接触IC卡，不用担心没电的非内置型最为理想。

　　促使伊贺做出决定的还有另一个原因。强大的对手——奥地利Mikron出现了。该公司的非接触IC卡虽然没有CPU内核，功能有限，但却拥有低成本、高传输速度的优势。而且卡片不内置电池。

　　好在索尼非常幸运，IC卡技术招标与1994年6月的检票系统招标是分开的，推迟到了一年后的1995年6月。时间还够。因此，伊贺决定放弃现有成果，去争取未来的可能性。

    自行设计即可 

图1：随着卡片电源从内置电池更改为电磁感应供电，FeliCa的性能出现了根本性改变。其中，载波改为13.56MHz，内存改为EEPROM，CPU内核改换为专用内核。

　　索尼开发组首先对去掉电池后FeliCa的性能进行了探讨。

　　因为没有电池，内存便不能使用挥发性SRAM，而需要EEPROM等非挥发性内存。逻辑电路需要功耗极小的CPU内核和加密电路。载波最好使用法律批准的电力传输频率13.56MHz……

　　但上述指标中存在一个重大问题：当时，索尼半导体部门还没有在芯片中集成非挥发性内存的技术。现在着手开发已经来不及。芯片制造只能委托其他公司。

　　为此，日下部遍访了日本国内的半导体厂商，希望试探出委托制造的可能性。

    “嗯，我们没有适合IC卡的CPU内核啊。”

　　所有公司的回答都是各有长短。虽然有几家拥有非挥发性内存和RF电路技术，但却没有能够应用于FeliCa的CPU内核。在1994年当时，通用CPU内核还没有流通。在索尼的面前，只有自行开发CPU内核一条路可走。

    “哎，高林、久保野，你们过来一下。”

　　1994年夏天，日下部叫来了开发组的两位技术人员。

    “知道Verilog吗？最近正在标准化的那种硬件描述语言。”

    “嗯，听说过。”

    “为了开发读卡器/记录器用LSI，你们两个从现在开始学Verilog吧。然后再教给我。”

    “啊？教您？”

    “对。我要用Verilog设计FeliCa芯片的CPU内核。”

　　当时的索尼并没有使用Verilog这种硬件描述语言开发CPU内核的经验。Verilog的教科书中也没有给出CPU内核的编写方法。但日下部没有退缩。甚至称得上斗志昂扬。反正要自行制造，那就不如为FeliCa开发专用CPU内核，将处理性能提高到极限。曾经从事嵌入系统的日下部心中重新燃起希望，他随即投入了没日没夜的CPU内核开发之中。

    电力不足也不损坏数据

　　日下部在设计CPU内核时，对在内核上执行的FeliCa用OS的性能进行了修改。

　　电池非内置IC卡的开发难点在于供电极其不稳。在IC卡通过读卡器/记录器表面的过程中，电磁感应生成的电动势会产生抛物线变化。另一方面，芯片的功耗也会随运算处理量大幅增减。一旦功耗超出供电，芯片就会停止工作。如果OS在此时改写数据，数据难免损坏。

　　为了防止这一现象，日下部为FeliCa OS提出了两个要求。

    （1）电力不足的状态下不写入数据
    （2）写入途中即使停止供电也不损坏数据

　　为了满足（1），日下部为FeliCa OS采用了芯片运算处理量在起动后随即达到最大，然后缓慢减少的设计。因为功耗递减，所以，只要起动时的功耗不超过供电，电力不足的可能性就会降低。如果起动时的功耗超过供电，则芯片会停止工作，不会发生写入。（记者：浅川 直辉） 

图2：FeliCa OS及FeliCa芯片采用了供电开始、芯片起动后功耗随即达到最大的設計。这一设计降低了芯片起动后在写入过程中因供电不足而发生错误的几率。